

LMC660

CMOS クワッドオペアンプ

概要

LMC660 は単一電源での動作に最適な CMOS クワッドオペアンプです。特長として、+ 5V ~ + 15.5V の広範な動作電圧、電源電圧 グラウンド間（フルスイング）出力振幅、さらにグラウンドを含む広い同相入力範囲を備えています。新設計技術の採用により、従来 CMOS アンプの性能を制約していた問題点を解消しています。入力オフセット電圧、ドリフト、および広帯域雑音、さらには実際の負荷（2k および 600 Ω ）に対する電圧利得は、一般に使用されている他のバイポーラ・オペアンプ製品と同じか、またはそれ以上です。

このデバイスはナショナル セミコンダクター社の革新的な Double-Poly Silicon-Gate CMOS プロセス技術を駆使して設計・製造されています。

これと同じ特長をもつオペアンプには、CMOS デュアルオペアンプがあります。詳細については LMC662 のデータシートを参照ください。

特長


- フルスイング出力スイング
- 2k Ω および 600k Ω の負荷で特性を規定
- 高電圧利得 126dB

- 低入力オフセット電圧 3mV
- 低オフセット電圧ドリフト 1.3 μ V/
- 超低入力バイアス電流 2fA
- V₋ を含む広い同相入力電圧範囲
- + 5V ~ + 15.5V の動作電圧範囲
- I_{SS} = 375 μ A/Amp（電源電圧から独立）
- 低歪率 10kHz で 0.01%
- スルーレート 1.1V/ μ s


アプリケーション

- 高インピーダンスのバッファ、またはプリアンプ
- 高精度電流 / 電圧コンバータ
- 長時間積分器
- サンプル & ホールド回路
- ピークディテクタ
- 医療計測機器
- 工業用制御機器
- 自動車用センサアンプ

ピン配置図



LMC660 Circuit Topology (Each Amplifier)



絶対最大定格 (Note 3)

本データシートには軍用・航空宇宙用の規格は記載されていません。
 関連する電気的信頼性試験方法の規格を参照ください。

消費電力 (Note 2)
 接合部温度 150
 ESD 耐圧 (Note 8) 1000V

差動入力電圧 ±電源電圧
 電源電圧 16V
 V^+ への出力短絡 (Note 11)
 V^- への出力短絡 (Note 1)
 リード温度 (ハンダ付け、10 秒) 260
 保存温度範囲 - 65 ~ + 150
 入出力ピン電圧 (V^+) + 0.3V、(V^-) - 0.3V
 出力ピン電流 ± 18 mA
 入力ピン電流 ± 5 mA
 電源ピン電流 35 mA

動作定格

温度範囲
 LMC660AI - 40 T_J + 85
 LMC660C 0 T_J + 70
 電源電圧範囲 4.75V ~ 15.5V
 消費電力 (Note 9)
 熱抵抗 (J_A) (Note 10)
 14 ピン SOIC 85 /W
 14 ピン MDIP 115 /W

DC 電気的特性

特記のない限り、すべての規格値は $T_J = + 25$ にて保証されます。太字にて表記される数値は全温度動作範囲にて保証されます。
 特記のない限り、 $V^+ = + 5V$ 、 $V^- = 0V$ 、 $V_{CM} = + 1.5V$ 、 $V_O = + 2.5V$ および $R_L > 1M$ が適用されます。

Parameter	Conditions	Typ (Note 4)	LMC660AI	LMC660C	Units
			Limit (Note 4)	Limit (Note 4)	
Input Offset Voltage		1	3 3.3	6 6.3	mV max
Input Offset Voltage Average Drift		1.3			$\mu V/^\circ C$
Input Bias Current		0.002	4	2	pA max
Input Offset Current		0.001	2	1	pA max
Input Resistance		>1			Tera Ω
Common Mode Rejection Ratio	$0V \leq V_{CM} \leq 12.0V$ $V^+ = 15V$	83	70 68	63 62	dB min
Positive Power Supply Rejection Ratio	$5V \leq V^+ \leq 15V$ $V_O = 2.5V$	83	70 68	63 62	dB min
Negative Power Supply Rejection Ratio	$0V \leq V^- \leq -10V$	94	84 83	74 73	dB min
Input Common-Mode Voltage Range	$V^+ = 5V$ & $15V$ For CMRR ≥ 50 dB	-0.4	-0.1 0	-0.1 0	V max
		$V^+ - 1.9$	$V^+ - 2.3$ $V^+ - 2.5$	$V^+ - 2.3$ $V^+ - 2.4$	V min
Large Signal Voltage Gain	$R_L = 2$ k Ω (Note 5) Sourcing	2000	440 400	300 200	V/mV min
		500	180 120	90 80	V/mV min
	$R_L = 600\Omega$ (Note 5) Sourcing	1000	220 200	150 100	V/mV min
		250	100 60	50 40	V/mV min

DC 電気的特性 (つづき)

特記のない限り、すべての規格値は $T_J = +25$ にて保証されます。太字にて表記される数値は全温度動作範囲にて保証されます。特記のない限り、 $V^+ = +5V$ 、 $V^- = 0V$ 、 $V_{CM} = +1.5V$ 、 $V_O = +2.5V$ および $R_L > 1M$ が適用されます。

Parameter	Conditions	Typ (Note 4)	LMC660AI	LMC660C	Units	
			Limit (Note 4)	Limit (Note 4)		
Output Swing	$V^+ = 5V$ $R_L = 2\text{ k}\Omega$ to $V^+/2$	4.87	4.82 4.79	4.78 4.76	V min	
		0.10	0.15 0.17	0.19 0.21	V max	
		$V^+ = 5V$ $R_L = 600\Omega$ to $V^+/2$	4.61	4.41 4.31	4.27 4.21	V min
			0.30	0.50 0.56	0.63 0.69	V max
		$V^+ = 15V$ $R_L = 2\text{ k}\Omega$ to $V^+/2$	14.63	14.50 14.44	14.37 14.32	V min
			0.26	0.35 0.40	0.44 0.48	V max
	$V^+ = 15V$ $R_L = 600\Omega$ to $V^+/2$	13.90	13.35 13.15	12.92 12.76	V min	
		0.79	1.16 1.32	1.45 1.58	V max	
	Output Current $V^+ = 5V$	Sourcing, $V_O = 0V$	22	16 14	13 11	mA min
		Sinking, $V_O = 5V$	21	16 14	13 11	mA min
	Output Current $V^+ = 15V$	Sourcing, $V_O = 0V$	40	28 25	23 21	mA min
		Sinking, $V_O = 13V$ (Note 11)	39	28 24	23 20	mA min
Supply Current	All Four Amplifiers $V_O = 1.5V$	1.5	2.2 2.6	2.7 2.9	mA max	

AC 電気的特性

特記のない限り、すべての規格値は $T_J = +25$ にて保証されます。太字にて表記される数値は全温度動作範囲にて保証されます。特記のない限り、 $V^+ = +5V$ 、 $V^- = 0V$ 、 $V_{CM} = +1.5V$ 、 $V_O = +2.5V$ および $R_L > 1M$ が適用されます。

Parameter	Conditions	Typ (Note 4)	LMC660AI	LMC660C	Units
			Limit (Note 4)	Limit (Note 4)	
Slew Rate	(Note 6)	1.1	0.8 0.6	0.8 0.7	V/ μ s min
Gain-Bandwidth Product		1.4			MHz
Phase Margin		50			Deg
Gain Margin		17			dB
Amp-to-Amp Isolation	(Note 7)	130			dB
Input Referred Voltage Noise	$F = 1\text{ kHz}$	22			nV/ $\sqrt{\text{Hz}}$
Input Referred Current Noise	$f = 1\text{ kHz}$	0.0002			pA/ $\sqrt{\text{Hz}}$

AC 電气的特性 (つづき)

特記のない限り、すべての規格値は $T_J = +25$ にて保証されます。太字にて表記される数値は全温度動作範囲にて保証されます。特記のない限り、 $V^+ = +5V$ 、 $V^- = 0V$ 、 $V_{CM} = +1.5V$ 、 $V_O = +2.5V$ および $R_L > 1M$ が適用されます。

Parameter	Conditions	Typ (Note 4)	LMC660AI	LMC660C	Units
			Limit (Note 4)	Limit (Note 4)	
Total Harmonic Distortion	$f = 10 \text{ kHz}$, $A_V = -10$ $R_L = 2 \text{ k}\Omega$, $V_O = 8 \text{ V}_{PP}$ $V^+ = 15V$	0.01			%


- Note 1:** 単一電源および±両電源での動作に適用します。周囲温度上昇時に連続短絡状態 (または複数のオペアンプが短絡状態) になると、150 の最大許容接合部温度を超えることがあります。±30mA 以上の出力電流で長時間にわたり IC を使用すると、IC の信頼性に悪影響を及ぼすことがあります。
- Note 2:** 最大消費電力は、 $T_{J(max)}$ 、 J_A および T_A の関数です。任意の周囲温度における最大許容消費電力は $P_D = (T_{J(max)} - T_A) / J_A$ です。
- Note 3:** 絶対最大定格とは、IC に破壊が発生する可能性のある制限値をいいますが、性能の規格値を保証するものではありません。仕様および試験条件の保証値に関しては電气的特性を参照ください。仕様の保証は、表記の試験条件にのみ適用されます。
- Note 4:** 代表値 (Typical) は、最も標準的な数値です。limit 値は、テストまたは相関により保証されます。
- Note 5:** $V^+ = +15V$ 、 $V_{CM} = +7.5V$ 、および R_L を $7.5V$ に接続します。電流ソース試験では $+7.5V$ $V_O = +11.5V$ 、電流シンク試験では $+2.5V$ $V_O = +7.5V$ を適用します。
- Note 6:** $V^+ = +15V$ 、10V のステップ入力を持つ電圧フォロウとして接続されます。規定数値は正および負のスレーートのいずれか遅い方です。
- Note 7:** 入力を基準とします。 $V^+ = +15V$ であり、 $R_L = 10k$ は $V^+ / 2$ に接続されています。各アンプは順番に 1kHz で励起され、 $V_O = 13V_{PP}$ を出力します。
- Note 8:** 使用した試験回路は、人体モデルにもとづき、直列抵抗 1.5k と 100pF のコンデンサからなる回路を使用し、各端子に放電させます。
- Note 9:** 高温時の動作の場合、熱抵抗 J_A 、 $P_D = (T_J - T_A) / J_A$ に基づいて定格を下げる必要があります。
- Note 10:** すべての数値はプリント基板に直接ハンダ付けするパッケージに適用します。
- Note 11:** 13V を超える V^+ に出力を短絡すると信頼性が低下するため、避けてください。

製品情報


Package	Temperature Range		Transport Media	NSC Drawing
	Industrial -40°C to +85°C	Commercial 0°C to +70°C		
14-Pin SOIC	LMC660AIM	LMC660CM	Rail	M14A
	LMC660AIMX	LMC660CMX	Tape and Reel	
14-Pin M DIP	LMC660AIN	LMC660CN	Rail	N14A

代表的な性能特性 特記のない限り、 $V_S = \pm 7.5V$ 、 $T_A = +25^\circ C$ 。


Supply Current vs. Supply Voltage




Offset Voltage




Input Bias Current




Output Characteristics Current Sinking



Output Characteristics Current Sourcing




Input Voltage Noise vs. Frequency




代表的な性能特性 特記のない限り、 $V_S = \pm 7.5V$ 、 $T_A = +25$ 。 (つづき)


CMRR vs. Frequency




Open-Loop Frequency Response




Frequency Response vs. Capacitive Load




Non-Inverting Large Signal Pulse Response



Stability vs. Capacitive Load



Stability vs. Capacitive Load



アプリケーション・ヒント

アンプ回路技術

LMC660 で採用している回路技術 (Figure 1) は、従来のユニティ・ゲイン・バッファ出力段を使用していないため、汎用のオペアンプとは異なります。その代わりに、出力を積分器の出力から直接取り込み、フルスイングの出力振幅を実現しています。バッファは、オペアンプの高利得と安定性を維持しながら従来通り負荷に給電するので、電源ラインのいずれかへの短絡に耐えなければなりません。これらの機能は積分器が担います。

このため、積分器は複合構成されており、専用のユニティ・ゲイン補償ドライバにより (C_f および C_{ff} を介して) 2 倍でフィードフォワードされる利得段が組み込まれています。さらに、積分器の出力段は、大きな負荷に給電するためにプッシュプル構成になっています。この構成では、3 つの利得段 (その 1 段がフィードフォワードされる) からなる全アンプ経路の電流をシンクしながら、4 つの利得段 (その 2 段がフィードフォワードされる) を含む経路をソースします。




FIGURE 1. LMC660 の内部等価回路 (各アンプ共)

電流ソース時の大信号電圧利得は、600 の負荷抵抗が接続されていても、従来のバイポーラオペアンプに匹敵します。電流シンク時の利得は、利得段が追加されているため、ほとんどの CMOS オペアンプより先高くなっています。しかし、大きな負荷 (600 Ω) を接続した場合、利得は電気的特性の欄で示すとおり減少します。不安定要因があるときには、500 Ω 以下の抵抗負荷を削除してください。

入力容量の補償

LMC660 オペアンプの高入力抵抗により、負荷の接続による利得精度を損なうことなく、大きなフィードバック抵抗とソース抵抗値が使用できます。ただし、このような大きな値の抵抗を使用する場合は、特に回路レイアウトが重要になります。

どのオペアンプも各入力、およびグラウンド間に若干の容量を持ち、また入力間にもいくらかの差動容量があります。オペアンプの回りのフィードバック回路網が抵抗性なとき、この入力容量 (回路基板トレース、ソケット等による追加容量と合わせて)、およびフィードバック抵抗がフィードバック経路内にポールを発生してしまいます。一般的なオペアンプ回路 (Figure 2) では、このポール周波数は次式のようにになります。

$$f_p = \frac{1}{2\pi C_S R_p}$$

ここでは、 C_S は反転入力における合計容量で、アンプの入力容量と (IC ソケット、回路基板のトレース等からの) 浮遊容量を含み、 R_p は R_F と R_{IN} の並列組合わせから得られる値です。この

式は以下に示すすべての式とともに、反転および非反転のオペアンプ構成に適用されます。

C_S は通常 10pF 以下なので、フィードバック抵抗が数 k Ω 以下の場合、フィードバック・ポールの周波数は非常に高くなります。フィードバック・ポールの周波数が “理想的な” 閉ループ帯域幅 (C_S が無いときの標準閉ループ帯域幅) よりかなり高い場合、ポールはわずかな位相変移しかしないため、安定度にほとんど影響を与えません。

しかし、フィードバック・ポールが “理想的な” 周波数 - 3dB の約 1/6 ~ 1/10 以下の場合には、フィードバック・コンデンサ C_F をオペアンプの出力と反転入力に間に接続しなければなりません。この状態は、オペアンプの低周波数雑音利得の観点から説明することもできます。次の場合に、安定度を維持するためにフィードバック・コンデンサが必要になるかも知れません。

$$\left(\frac{R_F}{R_{IN}} + 1\right) \leq \sqrt{6 \times 2\pi \times \text{GBW} \times R_F \times C_S}$$

ここでは、

$$\left(\frac{R_F}{R_{IN}} + 1\right)$$

は、オペアンプの低雑音利得、GBW はオペアンプの利得帯域幅積です。オペアンプの低周波数雑音利得は、オペアンプが反転または非反転のどのモードであっても関係なく、次式で表されます。

$$\left(\frac{R_F}{R_{IN}} + 1\right)$$

なお、フィードバック・コンデンサは、雑音利得が低くてフィードバック抵抗が大きい場合、あるいはそのいずれかの場合に必要です。(フィードバック抵抗が必要であるかも知れないことが示され) 上記の条件が満たされると、雑音利得は次式のように大きくなります。

$$\left(\frac{R_F}{R_{IN}} + 1\right) \geq 2\sqrt{\text{GBW} \times R_F \times C_S}$$

次の値のフィードバック・コンデンサが推奨されます。

$$C_F = \frac{C_S}{2\left(\frac{R_F}{R_{IN}} + 1\right)}$$

もし、

$$\left(\frac{R_F}{R_{IN}} + 1\right) < 2\sqrt{\text{GBW} \times R_F \times C_S}$$


であればフィードバック・コンデンサは次のようになります。

$$C_F = \sqrt{\frac{C_S}{\text{GBW} \times R_F}}$$

通常、これらのコンデンサの値は、次のような従来の古い式から得られる値より先きわめて小さくなります。

$$C_F = \frac{C_S R_{IN}}{R_F}$$

アプリケーション・ヒント (つづき)



C_S はオペアンプの入力容量、および回路ボードとソケットの浮遊容量です。
 C_F は C_S およびフィードバック抵抗によって生じたポールを補償します。

FIGURE 2. 一般的なオペアンプの回路

小さな容量値のフィードバック・コンデンサを使用すると、過渡応答がわずかに劣化しますが、さらに広い帯域幅が得られます。前述のケースではいずれも、若干大きな容量のフィードバック・コンデンサが必要になります。これは、予期しない浮遊容量、ループ中に生じる余分な位相変移、および過度の容量性負荷に対応するために、雑音や帯域幅を低減するために、また単に特定の回路を実現する上で十分な安定性を得るために、より大きなフィードバック容量が必要なためです。例えば、回路基板の浮遊容量は、ブレッド・ボードより大きいこともあり、小さいこともありますので、 C_F の実際の最適値はブレッド・ボードによる概算値と異なることもあります。ほとんどの場合、 C_F の値は、実際の回路における計算値をもとにして求めなければなりません。

容量性負荷の許容改善

他の多くのオペアンプと同様に、LMC660 は印加された負荷が容量性のときに発振することがあります。発振のスレッシュホールドは、負荷と回路利得によって異なります。発振に最も敏感な構成は、ユニティ・ゲイン・フォロワです。代表的な性能特性のグラフを参照ください。

負荷容量がオペアンプの出力抵抗と相互作用して、さらにポールが発生します。このポールの周波数が低過ぎるとオペアンプの位相マージンが劣化するため、オペアンプは低利得で安定動作が行えなくなります。Figure 3 に示すように、オペアンプの出力に直列に小さな抵抗 (50 ~ 100 Ω) を追加し、反転入力から出力端子にコンデンサ (5pF ~ 10pF) を接続すると、回路の低周波数動作を妨げることなく、位相マージンを安全な値に戻します。したがって、大きな容量値でも発振を起こさずに許容できます。どのようなケースでも、負荷容量を発振のスレッシュホールドに近づけると、出力でリングングが発生しますので注意してください。




FIGURE 3. 容量性負荷の許容を改善する R_x/C_x 回路

容量性負荷のドライブ能力は V^+ にプルアップ抵抗を用いることによって高めることができます (Figure 4)。通常、500 μ A 以上流すようなプルアップ抵抗は大幅に容量性負荷応答を改善するでしょう。プルアップ抵抗の値は、望む出力振幅に関して、アンプの電流シンク能力に基づいて決定されるべきです。アンプのオープンループ利得もプルアップ抵抗の影響を受けることがあります (電気的特性を参照)。




FIGURE 4. プルアップ抵抗により容量性負荷のドライブ能力を改善

高インピーダンスにおける PC ボードのレイアウト

一般に、1000pA 以下のリーク電流で回路を動作させる場合、特殊な PC ボードのレイアウトが必要になります。

LMC660 で 0.04pA (代表値) 以下の超低バイアス電流の利点を引き出すには、優れたレイアウトが必要です。しかし、幸いにも、非常に簡単に低いリーク電流を得ることができます。まず、許容できるほど低いと思える場合でも、PC ボードの表面リーク電流を無視してはなりません。なぜなら、高温、ほこり、または汚れ等の状態では表面リーク電流がかなり大きくなるからです。

表面リーク電流の影響を最小限に抑えるためには、LMC660 の入力周辺、およびオペアンプ入力に接続のコンデンサ、ダイオード、コンダクタ、抵抗、リレー端子等の周辺を PC 箔のリングで完全に囲むようにレイアウトします (Figure 5 参照)。最も効果的な方法としては、PC ボードの上下にガードリングを設けます。リーク電流は同じ電位の 2 点間には流れないので、アンプ入力電位と同じ電位に PC 箔を接続します。例えば、PC ボードのトレースとパッド間の抵抗値が通常値より非常に大きな 10^{12} であれば、入力パッドに隣接した 5V パスのトレースでは 5pA がリークします。これは、LMC660 の実際の性能からして 100 倍の劣化に相当します。ただし、ガードリングを使って入力との電位差を 5mV 以内にすれば、 10^{11} の抵抗値でもわずか 0.05pA のリーク電流、またはマイナー (2:1) なアンプ性能の低下にとどめることができます。標準オペアンプ構成でのガードリングの代表的な接続法については、Figure 6a、6b、6c を参照ください。両入力がアクティブで高インピーダンスであれば、ガードリングをグラウンドに接続してある程度低下を防ぐことができます (Figure 6d を参照)。

アプリケーション・ヒント (つづき)





FIGURE 5. LMC660 使用時の PC ボード・レイアウトにおけるガードリング例

(a) Inverting Amplifier
(b) Non-Inverting Amplifier
(c) Follower
(d) Howland Current Pump
FIGURE 6. ガードリング接続

リーク電流対策として、2、3の回路のためにPCボードのレイアウトを行わなくても、PCボードのガードリングよりさらに優れた方法があります。それは、アンプの入力ピンをボードに挿入せずに、空中で折り曲げて空気を絶縁体として利用することです。空気は優れた絶縁体です。

この場合、PCボードのレイアウト上の利点のいくつかを放棄しなければなりません、ポイント間の空中結線 (Figure 7 参照) を行う方が最適な場合があります。

アプリケーション・ヒント (つづき)



(入力ピンは PC ボードから浮かし、部品に直接ハンダ付けされています。他のピンはすべて PC ボードに接続されています。)

FIGURE 7. 空中結線

バイアス電流の試験

Figure 8 に示す試験方法はバイアス電流のベンチ・テストに適しており、十分な精度が得られます。この回路例では、スイッチ S2 が瞬間的にクローズしてオープンすると、

$$I_{b^{-}} = \frac{dV_{OUT}}{dt} \times C2.$$

になります。




FIGURE 8. 入力バイアス電流試験の簡略回路

C2 に適したコンデンサとして、5pF または 10pF のシルバーマイカ・コンデンサ、NPO セラミック・コンデンサまたは空気高誘電体コンデンサがあります。I_{b⁻} の値を求めるには、コンデンサとソケットのリーク量を考慮しなければなりません。コンデンサ C2 の誘電吸収により誤差が生じるため、スイッチ S2 は測定の間短絡させて置きます。また、S2 を短絡させたまま S1 を瞬間的に短絡させると、


$$I_{b^{+}} = \frac{dV_{OUT}}{dt} \times (C1 + C_x)$$

になります。ここでは、C_x は+入力の浮遊容量です。


単一電源動作回路での応用 (V⁺ = 5.0VDC)

LM324 のデータシートには、他の単一電源動作回路におけるアプリケーション例が記載されています。LMC660 は LM324 とピン・コンパチブルで、LM324 を上回る帯域幅と入力抵抗が得られます。LMC660 を使用すると、既存の多くの単一電源アプリケーションの性能が改善できます。ただし、LMC660 の電源電圧範囲は LM324 より狭いので注意してください。

ロー・リークage・サンプル & ホールド回路



計測用アンプ




R1 = R5、R3 = R6、R4 = R7 であれば

$$\frac{V_{OUT}}{V_{IN}} = \frac{R2 + 2R1}{R2} \times \frac{R4}{R3}$$

になり、したがって上記回路では A_V ≈ 100 になります。


全温度範囲にわたって良好な CMRR を得るためには、低ドリフトの抵抗を使います。R3 と R6、R4 と R7 の間の値の差を最小にすることで CMRR が改善されます。利得は R2 で調整し、CMRR は R7 で調整します。

サインウェーブ発振器




発振周波数は R1、R2、C1、および C2 によって決まります。f_{osc} = 1/2 RC、ここで、R = R1 = R2、および C = C1 = C2。上記の回路は、4.5V のピーク・ツー・ピーク出力振幅を持ち、2.0kHz で発振します。

1Hz 矩形波発振




パワーアンプ




単一電源動作回路での応用 ($V^+ = 5.0VDC$) (つづき)

10 Hz Bandpass Filter




$f_o = 10 \text{ Hz}$
 $Q = 2.1$
 Gain = - 8.8

10 Hz High-Pass Filter




$f_c = 10 \text{ Hz}$
 $d = 0.895$
 Gain = 1
 2dB パスバンド・リップル

1 Hz Low-Pass Filter
 (Maximally Flat, Dual Supply Only)






$f_c = 1 \text{ Hz}$
 $d = 1.414$
 Gain = 1.57

High Gain Amplifier with Offset
 Voltage Reduction





Gain = - 46.8
 出力オフセット電圧は、 V_{BIAS} を基準にして、下部オペアンプの入力オフセット電圧レベルまで低下します。(代表値は 1mV)。

外形寸法図 特記のない限り inches (millimeters)





M14A (REV H)

14-Pin SOIC
NS Package Number M14A



OPTION 1

OPTION 2



N14A (REV F)

14-Pin MDIP
NS Package Number N14A